Circuitos integrados reconfigurables de bajo consumo

dc.contributor.advisor	Del Campo Hagelstrom, Inés Juliana	es
dc.contributor.author	Pérez Mayo, Alvaro	es
dc.contributor.other	F. CIENCIA Y TECNOLOGIA	es
dc.contributor.other	ZIENTZIA ETA TEKNOLOGIA F.
dc.date.accessioned	2013-09-24T10:51:35Z
dc.date.available	2013-09-24T10:51:35Z
dc.date.issued	2013-09-24T10:51:35Z
dc.identifier.uri	http://hdl.handle.net/10810/10626
dc.description.abstract	El objetivo principal del trabajo es el diseño, utilizando técnicas de bajo consumo, del algoritmo de cifrado estándar AES (Advanced Encryption Standard) y su implementación sobre dispositivos reconfigurables, en particular sobre una FPGA.	es
dc.language.iso	spa	es
dc.rights	info:eu-repo/semantics/openAccess
dc.subject	dispositivos reconfigurables de bajo consumo	es
dc.subject	algoritmo AES	es
dc.title	Circuitos integrados reconfigurables de bajo consumo	es
dc.type	info:eu-repo/semantics/bachelorThesis
dc.date.updated	2013-06-18T11:32:15Z	es
dc.language.rfc3066	en	es
dc.rights.holder	Universidad del País Vasco / Euskal Herriko Unibertsitatea	es
dc.contributor.degree	Grado en Ingeniería Electrónica	es
dc.contributor.degree	Ingeniaritza Elektronikoko Gradua
dc.identifier.gaurassign	919-520188	es