UPV-EHU ADDI
  • Volver
    • English
    • español
    • Basque
  • Login
  • español 
    • English
    • español
    • Basque
  • FAQ
Ver ítem 
  •   Inicio
  • INVESTIGACIÓN
  • Tesis Doctorales
  • TD-Ingeniería y Arquitectura
  • Ver ítem
  •   Inicio
  • INVESTIGACIÓN
  • Tesis Doctorales
  • TD-Ingeniería y Arquitectura
  • Ver ítem
JavaScript is disabled for your browser. Some features of this site may not work without it.

Arquitectura para la medida del Tip Clearance y el Time of Arrival en motores aeronáuticos

Thumbnail
Ver/
Tesis Doctoral (12.80Mb)
Fecha
2018-07-18
Autor
Gil-García Leiva, José Miguel
Metadatos
Mostrar el registro completo del ítem
  Estadisticas en RECOLECTA
(LA Referencia)

URI
http://hdl.handle.net/10810/29545
Resumen
Esta tesis propone una arquitectura para la medición de dos parámetros que caracterizan elfuncionamiento de un motor aeronáutico: el Tip Clearance y el Time of Arrival. El primero representa ladistancia desde la punta de álabe a la carcasa del motor. El segundo representa el instante en que el álabepasa frente al sensor. Ambos parámetros son el punto de partida para realizar un análisis del estado devibración que sufre ese motor.La arquitectura propuesta para le medida del Tip Clearance y del Time of Arrival consigue podermonitorizar cada álabe de forma individual realizando las medidas en tiempo real. La arquitectura sepuede adaptar a las formas de onda de diversos sensores de los que se emplean habitualmente en estecampo. También permite configurar diversos aspectos de la medida o del ensayo. La arquitectura esescalable y establece un medio de sincronización que permite que se puedan medir simultáneamentevarios sensores instalados en diferentes puntos de la carcasa de motor.La validación de la arquitectura se ha realizado con las formas de onda de un sensor óptico trifurcadoprobado en ensayos reales de una etapa compresora en un túnel de viento. En la implementación se hanpropuesto algoritmos para la determinación de los dos parámetros que se adaptan al procesadoconcurrente y secuencial de una FPGA.
Colecciones
  • TD-Ingeniería y Arquitectura

DSpace 6.4 software copyright © -2023  DuraSpace
OpenAIRE
EHU Bilbioteka
 

 

Listar

Todo ADDIComunidades & ColeccionesPor fecha de publicaciónAutoresTítulosDepartamentos (cas.)Departamentos (eus.)MateriasEsta colecciónPor fecha de publicaciónAutoresTítulosDepartamentos (cas.)Departamentos (eus.)Materias

Mi cuenta

Acceder

Estadísticas

Ver Estadísticas de uso

DSpace 6.4 software copyright © -2023  DuraSpace
OpenAIRE
EHU Bilbioteka