RISC-V-n oinarritutako SoC baten diseinua

Abstract

Konputazio sistemetan, prozesagailuaren egokitasuna alderdi kritiko bat da sistemaren errendimendu eta honi lotutako kostuei dagokionez. Gailu honek sistemak exekutatu behar dituen atazak modu ahalik eta eraginkorrenean egitea ahalbidetzen duen hardwarea inplementatzen badu, efizientzia orokorra asko igo daiteke. Honela, haien helburuetarako ahaltsuak, energetikoki efizienteak eta fabrikazioari dagokionez merkeagoak diren sistemak sortu daitezke.

Hala ere, helburu zehatzetarako prozesagailuen diseinua ez zen ataza erraza gaur egunera arte. Tradizionalki, prozesagailuen diseinuaren industria itxia edo propietarioa izan da, gailu ezberdinen diseinu edota fabrikazioa enpresa gutxi batzuk gauzatzen zutela, hauek bakarrik ezagutzen zuten Instruction Set Architecture (ISA) jakin bat inplementatuz. RISC-V ISA irekiaren agerraldiak prozesagailuen diseinua demokratizatu du, ingeniariei helburu zehatzetarako prozesagailuak eta hauetan oinarritutako System-on-Chip-ak (SoC) diseinatzeko tresna oso baliagarria eskura jarri baitie, alderdi bai tekniko bai ekonomikoetan hirugarrengoek ezarritako muga guztiak ezabatuz.

Proiektu honetan RISC-V prozesagailu batean oinarritutako SoC baten diseinua gauzatu da, horretarako eskuragarri dauden kode-irekiko RISC-V prozesagailuen inplementazio ezberdinak alderatu eta erabili direla. Diseinu hau, APERT taldeak garatu nahi duen ASICaren oinarria izango da, SoC diseinuak ikerkuntza taldeak gehitu nahi dituen IP (Intellectual property) bloke ezberdinen gehikuntza ahalbidetzen duela.

En los sistemas de computación, el nivel de adecuación del procesador es un aspecto crítico respecto al rendimiento y los costes del sistema. Dicho dispositivo debe de estar compuesto por un hardware el cual permita ejecutar las tareas que se le presentan al sistema de la manera más eficiente, para así incrementar también la eficiencia general del sistema lo máximo posible. De esta manera, se pueden crear sistemas muy potentes para las tareas objetivo, energéticamente eficientes y más baratos en cuanto a su fabricación.

No obstante, el diseño de procesadores no ha sido, hasta hoy en día, una tarea fácil de realizar. El diseño de procesadores ha pertenecido tradicionalmente a una industria cerrada y propietaria, dado que el diseño y fabricación de estos dispositivos ha sido llevada a cabo por unas pocas empresas, las cuales implementaban una Instruction Set Architecture (ISA) conocida únicamente por ellos.

La aparición de la ISA abierta RISC-V ha democratizado el proceso del diseño de procesadores, ya que ha otorgado a los ingenieros una herramienta que permite el diseño de estos dispositivos y System-on-Chip (SoC) para tareas específicas, eliminando cualquier limitación en el diseño de estos, tanto en el aspecto técnico como el económico.

En este proyecto se ha diseñado un SoC basado en un procesador RISC-V, para ello realizando una comparativa entre los procesadores RISC-V de código abierto disponibles. Dicho diseño será la base para el ASIC que el equipo de investigación APERT quiere realizar. El diseño del SoC está pensado además para permitir al grupo de investigación añadir bloques IP (Intellectual Property) adicionales.

The adequation of the processor in a Computing System is a critical aspect regarding performance and system costs. This device must be composed of hardware that enables the processor to execute the tasks that the system has to deal with most efficiently, in order to maximize the general efficiency of the system. By doing so, the creation of powerful systems for specific tasks can be achieved, such as obtaining energy-efficient systems that are cheaper to produce.

However, processor design has not been an easy task until now. The design process has always belonged to a closed and proprietary industry, mainly because a few companies have carried out the design and fabrication of processors, creating devices that implement Instruction Set Architectures (ISA) only known by these companies.

The flowering of RISC-V, one of the first open ISAs, has democratised the processor design process, as it has brought to engineers a tool that enables processor and System-on-Chip (SoC) design without any kind of restriction, leveraging the interest in purpose-specific processors.

The design of a SoC based on a RISC-V processor has been carried out in this project. An analysis of the different open-source RISC-V processors available has also been made to choose the processor of the system. The aforementioned design will be the basis for the ASIC that the APERT research team is planning to create. For this reason, the design has been made to permit the inclusion of extra IP (Intellectual property) blocks, so that the Research Team can include extra functionalities in the final design.