Show simple item record

dc.contributor.advisorArruti Illarramendi, Andonies
dc.contributor.authorAnda Lorza, Davides
dc.contributor.otherF. INFORMATICAes
dc.contributor.otherINFORMATIKA F.es
dc.date.accessioned2015-10-15T15:57:35Z
dc.date.available2015-10-15T15:57:35Z
dc.date.issued2015-10-15
dc.identifier.urihttp://hdl.handle.net/10810/15895
dc.description.abstractGordon E. Moore, cofundador de Intel, predijo en una publicación del año 1965 que aproximadamente cada dos años se duplicaría el número de transistores presentes en un circuito integrado, debido a las cada vez mejores tecnologías presentes en el proceso de elaboración [1]. A esta ley se la conoce como Ley de Moore y su cumplimiento se ha podido constatar hasta hoy en día. Gracias a ello, con el paso del tiempo cada vez se presentan en el mercado circuitos integrados más potentes, con mayores prestaciones para realizar tareas cada vez más complejas. Un tipo de circuitos integrados que han podido evolucionar de forma importante son los dispositivos de lógica programable, circuitos integrados que permiten implementar sobre ellos las funciones lógicas deseadas. Hasta hace no muchos años, dichos dispositivos eran capaces de incorporar circuitos compuestos por unas pocas funciones lógicas, pero gracias al proceso de miniaturización predicho por la Ley de Moore, hoy en día son capaces de implementar circuitos tan complejos como puede ser un microprocesador; dichos dispositivos reciben el nombre de FPGA, siglas de Field Programmable Gate Array. El presente proyecto tiene como objetivo construir un marco de fotos digital con reloj y despertador programable, valiéndose para ello de la FPGA Cyclone II de Altera y una pantalla táctil de la casa Terasic. Con este fin, se documentará en primera instancia los dispositivos a utilizar con sus características y posibilidades que plantean, para pasar posteriormente al diseño de la aplicación y su implementación e integración en la placa para comprobar su correcto funcionamiento.es
dc.language.isospaes
dc.rightsinfo:eu-repo/semantics/openAccess
dc.subjectprototipoes
dc.subjectmarco-reloj-despertadores
dc.subjectFPGAes
dc.subjectpantalla táctiles
dc.titleMarco-reloj-despertador basado en FPGAes
dc.typeinfo:eu-repo/semantics/bachelorThesises
dc.date.updated2015-07-24T07:15:25Zes
dc.language.rfc3066eses
dc.rights.holder© 2015, el autores
dc.contributor.degreeGrado en Ingeniería Informáticaes
dc.contributor.degreeInformatikaren Ingeniaritzako Graduaes
dc.identifier.gaurregister63103-629786-11es
dc.identifier.gaurassign35112-629786es


Files in this item

Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record