Análisis y aplicación de simetría sobre diseños de layouts de convertidores de potencia con dispositivos SiC en paralelo

Abstract

Las aplicaciones de electrónica de potencia cada vez requieren mayores prestaciones en cuento a frecuencias de conmutación, tensiones de ruptura, conductividad térmica,etc. Estos nuevos requisitos cada vez son más complicados de conseguir a través de los dispositivos y materiales tradicionales como los IGBTs de silicio (Si). Por ello, es necesario recurrir a dispositivos fabricados con nuevos materiales, Wide BandGap (WBG), como son los MOSFETs de carburo de silicio (SiC). Sin embargo, estos nuevos dispositivos no pueden alcanzar las tensiones y corrientes que requieren muchas de las aplicaciones de potencia por si mismos. En caso de requerir mayores niveles de corriente es necesario paralelizarlos. La paralelización requiere el estudio completo de los elementos parásitos de los circuitos para poder minimizar los desequilibrios de corriente que se producen entre los semiconductores de potencia dispuestos en paralelo. El objetivo de este artículo es estudiar los desequilibrios de corriente que se producen en la paralelización de los SiC MOSFETs, mediante simulaciones electromagnéticas (EM model), e intentar reducirlos mediante el concepto de diseño simétrico, comprendiendo la influencia de las impedancias parásitas del circuito sobre las señales de tensión y corriente sobre los SiC MOSFETs.